МИНОБРНАУКИ РОССИИ САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ «ЛЭТИ» ИМ. В.И. УЛЬЯНОВА (ЛЕНИНА) Кафедра МНЭ ОТЧЕТ по лабораторной работе №4 по дисциплине «ОСНОВЫ ПРОЕКТИРОВАНИЯ ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ СХЕМ» Тема: Разработка топологии и схемотехническое моделирование СФблока конвейерного сумматора с заданными параметрами. Студенты гр. 9283 Хамитов К. А. Дымченко В. С. Шамов И. К. Преподаватель Рындин Е. А. Санкт-Петербург 2024 Цель работы: Разработать топологии основных функциональных элементов конвейерного сумматора, позволяющего суммировать четыре двухбитных числа Проектирование блоков сумматоров: Схемы: Рисунок 1 - Схемы полного сумматора (а), двухбитного сумматора (б) и трехбитного сумматора (в) Топологии: Рисунок 2 - Топология двухбитного сумматора 2 Рисунок 3 - Топология трехбитного сумматора 3 Моделирование: Рисунок 4 - Моделирование работы двухбитного сумматора Рисунок 5 - Моделирование работы трехбитного сумматора 4 Проектирование блоков параллельных регистров: Схемы: Рисунок 6 - Схемы D-триггера (а), двухбитного (б) и трехбитного (в) параллельных регистров Топологии: Рисунок 7 - Топология трехбитного параллельного регистра 5 Рисунок 8 - Топология четырехбитного регистра Моделирование: Рисунок 9 - Моделирование параллельного трехбитного регистра 6 Рисунок 10 - Моделирование параллельного четырехбитного регистра 7 Проектирование четырехбитного конвейерного сумматора: Схема: Рисунок 11 - Схема четырехбитного конвейерного регистра Таблица истинности: Таблица 1 - Таблица истинности для конвейерного сумматора (выходного сигнал формируется по срезу тактового сигнала) 𝐴1 𝐴0 𝐷𝐸𝐶𝐴 𝐵1 𝐵0 𝐷𝐸𝐶𝐵 𝐶1 𝐶0 𝐷𝐸𝐶𝐶 𝐷1 𝐷0 𝐷𝐸𝐶𝐷 𝐺3 𝐺2 𝐺1 𝐺0 𝐷𝐸𝐶𝐺 0 0 0 0 1 1 0 0 0 0 1 1 0 0 1 0 2 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 0 4 1 0 2 0 1 1 1 0 2 0 1 1 0 1 1 0 6 1 0 3 1 0 2 1 0 3 1 0 2 1 0 0 0 8 1 1 3 1 0 2 1 1 3 1 0 2 1 0 1 0 10 1 1 3 1 1 3 1 1 3 1 1 3 1 1 0 0 12 Топология: Рисунок 12 - Топология четырехбитного конвейерного сумматора 8 Моделирование: Рисунок 13 - Результаты моделирования четырехбитного конвейерного сумматора Вывод: В ходе проделанной работы каждый из спроектированных функциональных блоков конвейерного сумматора показал свою работоспособность при задании соответствующих сигналов. В результате стыковки полученных блоков конвейерный сумматор выполняет свою функцию в положенном объеме, а именно выполняет суммирование до максимально возможного числа 12 = 3 + 3 + 3 + 3 = 112+112+112+112. При этом следует отметить, поскольку тактовый сигнал от первой ступени конвейера не может моментально быть передан на следующую ступень, сигнал необходимый соответствующей комбинации на входе может быть получен через количество тактов соответствующее количеству параллельных регистров. 9
