Міністерство освіти та науки України Дніпровський національний університет ім. Олеся Гончара Факультет фізики, електроніки та комп’ютерних систем Кафедра КНІТ Реферат з дисципліни «Цифрові сигнальні процесори» на тему: «Цифровий сигнальний процесор SMV320C6727B» Виконав: Студент групи КС-18-2 Василенко С.Ю. Перевірив: доц. Вовк С.М. Дніпро 2021 Особливості 32- та 64-бітний 250-МГц DSP з плаваючою точкою LET = 117 МеВ см2 / мг 100 кРад TID (Si) Оновлення до C67x + CPU від покоління DSP C67x, а саме: - 2X регістри процесора [64 загального призначення] - Сумісний із процесором C67x Розширена система пам'яті: - 256K-байт RAM - 384K-байт ROM Одноциклічний доступ до даних з процесора Кеш (32 Кбайт) підтримує оперативну пам'ять, ROM і зовнішню пам’ять Підтримується інтерфейс зовнішньої пам'яті (EMIF) 133-МГц SDRAM (16- або 32-бітний) Асинхронний NOR, SRAM (8-, 16- або 32-бітний) NAND Flash (8- або 16-бітний) Розширена система вводу / виводу Високопродуктивний ригельний перемикач Виділений автобус McASP DMA Висока продуктивність вводу / виводу 16 незалежних каналів Одночасну обробка двох запитів на передачу Кругова адресація, де розмір кругообігу буфер (FIFO) не обмежується 2n Три багатоканальні послідовні порти Таймери передачі та прийому до 50 МГц Універсальний інтерфейс хостового порту (UHPI) 32-розрядна шина даних для високої пропускної здатності Два порти між інтегральною схемою (I2C) Лічильник переривань у режимі реального часу та сторожовий елемент PLL, керований осцилятором та програмним забезпеченням Доступні діапазони температури: - Температура М (від 55 ° C до 125 ° C Tcase) - Температура W (від 55 ° C до 115 ° C Tcase) Опис SMV320C6727B — це покоління C67x компанії «Texas Instruments» високоефективних 32- та 64-бітні цифрових сигнальних процесорів з плаваючою комою. Розширений процесор C67x +: реалізована версія процесора C67x, що використовується на DSP C671x. Сумісний з процесором C67x, але пропонує значні покращення швидкості, щільності коду та продуктивності в роботі з плаваючою комою за тактовий цикл. Процесор в основному підтримує 32-бітну фіксовану точку з 32-бітною плаваючою точкою та 64бітну арифметику з плаваючою точкою з подвійною точністю. Ефективна система пам'яті: Контролер пам'яті має 256-байтну RAM та 384-байтний ROM як єдину пам'ять програми та даних. Розробка спрощена, оскільки немає фіксованого поділу між розмірами програми та пам'яті даних, як на деяких інших пристроях. Контролер пам'яті підтримує одноциклічний доступ до даних з процесора C67x + до оперативної пам'яті та ПЗУ. Підтримується до трьох паралельних доступів до внутрішньої ОЗУ та ПЗУ. Великий кеш-програм (32 Кбайт) забезпечує високий показник звернень для більшості програм. Це запобігає більшості конфліктних звернень програм та доступу до даних в пам'яті мікросхеми. Це також дозволяє ефективно виконувати програму з позачипової пам'яті, наприклад, SDRAM. Високопродуктивний ригельний перемикач: високопродуктивний поперечний перемикач виконує функцію центрального вузла між різними майстрами шини (процесор, dMAX, UHPI) та різними периферійними пристроями та пам'яттю. Однак деякі з'єднання не підтримуються (наприклад, UHPI-периферійні з'єднання). DMAX надається найвищим пріоритет, оскільки він відповідає за найважливіші за часом передачі вводу / виводу, за ними слідують UHPI і, нарешті, процесор. dMAX двомісний прискорювач руху даних: DMAX — модуль, призначений для прискорення руху даних. Контролер прискорювача руху даних (dMAX) обробляє програмовані користувачем передачі даних між внутрішнім контролером пам'яті даних та периферійними пристроями пристрою на ЦСП-C6727B. DMAX дозволяє переміщувати дані до та з будь-якого адресного простору пам'яті, включаючи внутрішню пам'ять, периферійні пристрої та зовнішню пам'ять. Контролер dMAX включає такі функції, як можливість виконувати тривимірну передачу даних для розширеного сортування даних, а також можливість керувати секцією пам'яті у вигляді кругового буфера або FIFO з читанням і записом даних на основі затримки. Контролер dMAX здатний одночасно обробляти два запити на передачу (за умови, що вони перебувають у різних джерелах та пунктах призначення). Інтерфейс зовнішньої пам'яті (EMIF) для гнучкості та розширення: зовнішній інтерфейс пам'яті на C6727B підтримує один банк SDRAM і один банк асинхронної пам'яті. Ширина даних EMIF становить 16 біт. Асинхронна підтримка пам'яті зазвичай використовується для завантаження з паралельного не мультиплексованого флеш-пристрою NOR, який може бути шириною 8, 16 або 32 біт. Завантаження з великих флеш-пристроїв, ніж вони підтримуються за допомогою спеціальних ліній адрес EMIF, здійснюється за допомогою штифтів вводу / виводу загального призначення для верхніх адресних рядків. Асинхронний інтерфейс пам'яті також може бути налаштований для підтримки 8- або 16-бітової NAND-спалаху. Він включає апаратний обчислення ECC (для однобітних помилок), який може працювати на блоках даних розміром до 512 байт. Універсальний інтерфейс хостового порту (UHPI) для високошвидкісного паралельного вводу/виводу: універсальний інтерфейс хост-порту (UHPI) — це паралельний інтерфейс, через який зовнішній хост-процесор може отримати доступ до пам'яті на DSP. C6727B UHPI підтримує три режими: Багатоканальні послідовні порти (McASP0, McASP1 та McASP2): Багатоканальний послідовний порт (McASP) безперешкодно взаємодіє з CODEC, DAC, ADC та іншими пристроями. Кожен McASP включає секцію передачі та прийому, яка може працювати незалежно або синхронно; крім того, кожен розділ містить свій власний гнучний генератор тактових годин та обширна логіка перевірки помилок. Коли дані проходять через McASP, вони можуть бути налаштовані для представлення з фіксованою точкою, що використовується кодом програми, може бути незалежним від представлення, використовуваного зовнішніми пристроями, не вимагаючи жодних накладних процесорів для здійснення перетворення. McASP — це модуль, що може бути налаштований і підтримує від 2 до 16 послідовних контактних даних. Він також має можливість підтримувати режим цифрового інтерфейсного передавача (DIT) з повними 384 бітами стану каналу та пам'яті даних користувача. Послідовний порт між інтегральною схемою (I2C0, I2C1): C6727B включає два послідовних порти між інтегральною схемою (I2C). Типовою програмою є налаштування одного послідовного порту I2C як підлеглий для зовнішнього мікроконтролера інтерфейсу користувача. Потім інший послідовний порт I2C може використовуватися DSP C6727B для управління зовнішніми периферійними пристроями, такими як CODEC або мережевий контролер, які функціонально є периферійними пристроями пристрою DSP. Порти послідовного периферійного інтерфейсу (SPI0, SPI1): як і у випадку з послідовними портами I2C, DSP C6727B також включає два послідовних порти периферійного інтерфейсу (SPI). Це дозволяє конфігурувати один порт SPI як ведений для управління DSP, тоді як інший послідовний порт SPI використовується DSP для управління зовнішніми периферійними пристроями. Порти SPI підтримують основний 3-контактний режим, а також додаткові 4- і 5-контактні режими. Додаткові штифти включають контактний чіп для підключення та контактний штифт, який автоматично здійснює рукостискання в апаратному забезпеченні для максимальної пропускної здатності SPI Порт SPI0 є мультиплексованим з двома послідовними портами I2C (I2C0 та I2C1). Послідовний порт SPI1 є мультиплексованим з п'ятьма послідовними шпильками даних від McASP0 та McASP1. Таймер переривання в режимі реального часу (РТІ): модуль таймера переривання в режимі реального часу включає: дві пари 32-бітових лічильників два захоплення входу (пов'язані з подіями прямого доступу до пам'яті McASP [DMA] для вимірювання вибіркової швидкості) чотири порівняння з можливістю автоматичного оновлення цифровий сторожовий дог (додатково) для підвищення надійності системи Генерація тактових годин (PLL та OSC): DSP C6727B включає в себе вбудований генератор, який підтримує кристали в діапазоні від 12 МГц до 25 МГц. Альтернативно, годинник може надаватися зовні через штифт CLKIN. DSP включає гнучкий програмований генератор тактового циклу (PLL), який програмується програмним забезпеченням. Три різних доменних тактових годин (SYSCLK1, SYSCLK2 та SYSCLK3) генеруються шляхом поділу виходу PLL. SYSCLK1 - це годинник, який використовується процесором, контролером пам'яті та пам'яттю. SYSCLK2 використовується периферійною підсистемою та dMAX. SYSCLK3 використовується виключно для EMIF. Джерела https://www.ti.com/product/SMV320C6727B-SP#productdetails##description https://www.ti.com/lit/ds/symlink/smv320c6727b-sp.pdf
