Трехшинная архитектура микроЭВМ Любая электронная вычислительная машина (ЭВМ) состоит из пяти основных узлов: арифметического устройства, устройства управления, системной памяти (ОЗУ — оперативного запоминающего устройства и ПЗУ — постоянного запоминающего устройства), устройства ввода и устройства вывода (внешних устройств). Выпускаемые промышленностью однокристальные микропроцессоры (МП) выполняют функции арифметического устройства и устройства управления, что значительно упрощает проектирование микропроцессорных систем (МП-систем): микроконтроллеров и микро ЭВМ. Выполняемая микро ЭВМ программа должна находиться в системной памяти, а обрабатываемые данные могут находиться как в системной памяти, так и поступать от внешних устройств. Программа состоит из некоторого числа команд, которые МП последовательно читает из памяти и сразу же выполняет. При выполнении команды может потребоваться запись или чтение данных из памяти. DВ - Data Bus - шина данных (8 разрядная) АВ - Address Bus - шина адреса (16 разрядная) СВ - Control Вus - шина управления (12 разрядная) СРU (Central Processing Unit) — центральное процессорное устройство, в состав которого входят однокристапьный МП, шинные драйверы, приемопередатчики, адресные регистры и другие вспомогательные ИС. СРU управляет выборкой (чтением) команд из памяти и передачей данных в МП системе. RОМ (Read Only Memory — память только для чтения) — ПЗУ RАМ (Random Аceess Меmory — память с произвольной выборкой) — ОЗУ 1/О (Input/Output) — устройства ввода-вывода (внешние устройства), которые могут быть и только устройствами ввода (1/О -2) или только устройствами вывода (1/О -3); DМАС (Direct Memory Ассеss Controller) — контроллер прямого доступа к памяти, представляющий собой специализированный процессор ввода-вывода (DМАС, как и МП, может управлять шинами). Если шинами управляет МП, то DМАС является ведомым системной шины (представляет для МП обычное устройство ввода-вывода пассивный режим работы DМАС). При переходе DМАС в режим ведущего системной шины (активный режим работы DМАС) МП предварительно должен перевести свои шины в 2-состояние. В активном режиме DМАС генерирует адресные сигналы и сигналы управления, обеспечивающие непосредственную передачу данных между системной памятью и внешним устройством 1/О-4 с памятью ROМ, RАМ минуя СРU. Операнды - объекты, над которыми МП производит операции. МЕМR (инверсное) – Меmory Rеаl - чтение команд из памяти; МЕМW (инверсное) -Memory Write - запись в память; 1/OR (инверсное) - чтение из устройств ввода/вывода; 1/OW (инверсное) - запись во внешнее устройство. Ввод-вывод по прямому доступу к памяти. При использовании МП пересылки операндов между памятью и 1/О осуществляются программным способом с помощью команд ввода и вывода (IN роrt и ОUТ port) и команд записи и чтения памяти. Для пересылки операнда требуется последовательное выполнение двух команд, осуществляющих пересылку операнда между 1/О, МП и памятью по схеме: 1/О —> МП —> Меmory или Меmory—> МП —> 1/О. Такой способ пересылки требует большого времени, так как используется промежуточное звено (МП). Контроллер прямого доступа к памяти DМАС используется для реализации пересылок вида: 1/О —> Меmory, Меmory —> 1/О В пассивном режиме DМАС (инверсное) программируется с помощью команд OUT рогt. Взаимодействие DМАС (инверсное) с МП осуществляется с помощью сигналов: DRQ (DМА Request) — сигнал запроса DМА, поступающий от 1/О; НRQ = НОLD (Ноld Request) — сигнал запроса DМА (захвата шин), подаваемый от DМАС на МП; НLDА (НоId Acknowledge) — сигнал подтверждения захвата шин, выдаваемый МП на DМАС с одновременным переводом своих локальных шин данных, адреса и управления в 2-состояние; DАСК (DМА Acknowledge)— сигнал подтверждения DМА. Этот сигнал активен при нуле. Взаимодействие 1/О, DМАС и МП определяется схемой: DRQ = 1 => Н1 = 1 => МП переводит шины в 2-состояние => НLDА = 1 => DАСК (инверсное) = 0 Шины в микропроцессорной системы и способы обмена В системную магистраль МП системы входят 3 основные информационные шины: адреса, управления, данных. Шина данных - основная шина, количество её разрядов определяет скорость и эффективность информационного обмена. Шина данных двунаправленна, так как передача осуществляется в обоих направлениях. Шина данных имеет 16, 8, 32,64 разрядов, поэтому за один цикл обмена по б4 разрядной шине может передавать 8 байт информации, а по 8 разрядной 1 байт. Разрядность шины данных определяет разрядность всей микропроцессорной системы. Шина адреса определяет максимальную возможную сложность микропроцессорной системы, то есть допустимый объем памяти. Количество адресов определяется как 2п, где n - количество разрядов шины адреса. Например, 16 разрядная шина адреса обеспечивает 65536 адресов. Шина адреса может быть однонаправленной (магистралью управляется процессор) или двунаправленной (когда микропроцессор передаёт контроль другому устройству). В шине данных, так и в шине адреса, может использоваться положительная логика или отрицательная. При положительной, высокий уровень напряжения соответствует логической единице. При низком уровне напряжения соответствует логическому нулю. В отрицательные логики наоборот. Для снижения общего количества линий связи, применяют мультиплексирование шины адреса и шины данных, то есть одни и те же линии связи в разные моменты времени используются для передачи адреса так и данных (в начале адрес, в конце цикла - данные). Для фиксации этих моментов (стробирования) служат специальные сигналы на шину управления. В шине управления, управляющие сигналы определяют тип текущего цикла и фиксируют моменты времени, соответствущие разным частям и стадиям цикла. Управляющие сигналы обеспечивает согласование работы CPU или другого хозяина магистрали (DMA, мастер), с работой памяти или IN port, OUT port (Slave). Управляющие сигналы обслуживают запросы и предоставление прерываний (запрос прерывания DMA). Сигналы в шине управления могут передаваться как в положительной, так и в отрицательной логики. Линии шины управления могут быть одна направленными и двунаправленными, соответственно выходы каскадов могут быть с двумя состояниями, для однонаправленной, и с тремя состояниями, для двунаправленной (с открытым коллектором) и мультиплексированной линии. Управляющие сигналы - стробы обмена формируемые CPU, определяют моменты времени, в которых производится пересылка данных по шине данных, обмен данными. 1) Строб записей (вывода), определяет момент времени, когда устройство исполнитель, может принимать данные выставлены СРU на шину данных. 2) Строб чтения (ввода), определяет момент времени, когда устройство исполнитель, может машину данных код данных для чтения процессором. 1) Синхронный обмен. Процессор заканчивает обмен данных самостоятельно, через установленный интервал (временной) выдержки, без учёта интересов устройств исполнителя. 2) Асинхронный обмен. Процессор заканчивает обмен, когда устройство исполнитель подтверждает выполнение операции специальным сигналом. Достоинства асинхронного обмена: меньшее количество управляющих сигналов (нет подтверждения). Недостаток асинхронного обмена: отсутствие гарантии полной передачи данных, высокие требования к быстродействию исполнителя. Достоинства асинхронного обмена: надёжная пересылка данных, возможность работы с разным по быстродействию оборудованием. Недостатки асинхронного обмена: необходимость формирования сигнала подтверждения, дополнительные аппаратные затраты.
