Элементная база ЭВМ. Схемы с памятью

реклама
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Элементы —
для обработки единичных электрических сигналов,
соответствующих битам информации
Узлы —
для обработки группы сигналов — информационных
слов
Блоки —
реализуют некоторую последовательность в обработке
информационных слов — функционально обособленную
часть машинных операций (блок выборки команд, блок
записи-чтения и др.)
Устройства —
для выполнения отдельных машинных операций
и их последовательностей
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Два способа физического представления сигналов:
импульсный и потенциальный
Представление информации в ЭВМ: а – импульсные сигналы, б – потенциальные сигналы
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Коды передачи и представления информации в ЭВМ:
последовательный (а) и параллельный (б)
а
б
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
По своему назначению элементы делятся на:
• формирующие
• логические
• запоминающие
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
К формирующим элементам относятся
различные формирователи, усилители,
усилители-формирователи и т.п.
Логические элементы преобразуют входные
сигналы в соответствии с логическими
функциями
Запоминающим элементом называется
элемент, который способен принимать
и хранить код двоичной цифры (1 или 0)
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Комбинационные схемы (КС) —
это схемы, у которых выходные сигналы
Y = (у1, у2, …,уm) в любой момент дискретного
времени однозначно определяются
совокупностью входных сигналов
X = (x1, x2, …,xn), поступающих в тот же
момент времени t
Комбинационные схемы подразделяют на
регулярные и нерегулярные структуры
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Дешифраторы (ДШ) —
это комбинационные схемы
с n входами и m
n
=2
выходами.
Единичный сигнал, формирующийся на одном
из m выходов, однозначно соответствует
комбинации входных сигналов
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Таблица истинности дешифратора
Входы
Выходы
x1
x2
x3
y0
y1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
...
y5
...
0
0
0
0
0
1
0
0
...
y7
...
0
0
0
0
0
0
0
1
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Логические зависимости дешифратора
y0  x1 x2 x3
y4  x1 x2 x3
y1  x1 x2 x3
y5  x1 x2 x3
y2  x1 x2 x3
y6  x1 x2 x3
y3  x1 x2 x3
y7  x1 x2 x3
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Структурная схема дешифратора (а)
и обозначение дешифратора на
принципиальных электрических схемах (б)
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Шифратор (ШР) —
решает задачу, обратную схемам ДШ,
т. е. по номеру входного сигнала формирует
однозначную комбинацию выходных сигналов
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Таблица истинности шифратора
Выходы
Входы
x0
x1
x2
x3
x4
x5
x6
x7
Y0
y1
y2
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Логические зависимости шифратора
y2  x1  x3  x5  x7
y1  x2  x3  x6  x7
y0  x4  x5  x6  x7
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Структурная схема шифратора (а)
и обозначение шифратора
на принципиальных электрических схемах (б)
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы сравнения или компаратор
Таблица истинности компаратора
Выходы
Входы
ai
bi
Yi
0
0
1
1
0
1
0
1
1
0
0
1
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы сравнения или компаратор
Логическая зависимость компаратора
Yi  ai bi  ai bi  ai bi  ai bi  ai  bi
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы сравнения или компаратор
Структурная схема компаратора (а)
и обозначение компаратора
на принципиальных электрических схемах (б)
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Комбинационный сумматор
Комбинационный полусумматор
обеспечивает сложение двух двоичных цифр
a1 и b1 , считая, что переносы из предыдущего
разряда не поступают
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Таблица истинности комбинационного полусумматора
Выходы
Входы
ai
bi
Si
Pi
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
где Si — функция одноразрядной суммы
Pi — функция формирования переноса
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Логические зависимости
комбинационного полусумматора
Si  ai  bi  ai  bi  ai  bi
Pi  ai  bi
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Структурная схема полусумматора (а)
и обозначение полусумматора
на принципиальных электрических схемах (б)
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Таблица истинности сумматора
Входы
Выходы
ai
bi
pi
Si
Pi
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
где Si — функция одноразрядной суммы
Pi — функция формирования переноса
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Логические зависимости сумматора
S i  ab p  ab p  ab p  abp
Pi  abp  ab p  ab p  abp

 
 
 p a  b  ba  p  a b  p 

S i  p ab  ab  b ap  ap  a b p  bp 
Pi  ab  ap  bp
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Структурная схема одного разряда комбинационного
сумматора: а — структурная схема одного разряда,
b — условное обозначение
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ
Структурная схема
многоразрядного комбинационного сумматора
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью
Выходные сигналы Y=(y1 , y2, … ,ym )
формируются:
• по совокупности входных сигналов
X=(x1, x2, … ,xn )
• по совокупности состояний схем памяти
Q=(q1 ,q2, … ,qk)
Текущий дискретный момент времени
t и последующий (t+1) момент времени
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью
Обобщенная структура схемы с памятью
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью
Триггер —
простейший запоминающий элемент
Триггер —
автомат памяти , имеющий входы
R (Reset — сброс), для установки элемента
в «нулевое состояние»
S (Set — установка) — для установки элемента
в «единичное» состояние.
При отсутствии сигналов R=S=0 элемент должен
сохранять свое состояние до тех пор, пока не будут
получены новые сигналы на входе R или S.
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью
Таблица переходов триггера
Состояние qt+1
Входы
R
S
qt
qt
Режим
0
0
0
1
Хранение
1
0
0
0
Установка 0
0
1
1
1
Установка 1
1
1
?
?
Запрещенное состояние
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью
Диаграмма Вейча для таблицы переходов триггера
R
R


q
q
S
*
*
S
*
S
 - запрещенное состояние, * - значение функции 1
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью
Диаграмма Вейча для таблицы переходов триггера
qt 1  Rt St qt  Rt St qt  Rt St qt  Rt St  qt Rt
С использованием запрещенных ситуаций, т.е.
Rt St qt  Rt St qt  Rt St
получаем


qt 1  Rt St  qt Rt  Rt St  St Rt  Rt  qt Rt 
 St  qt  Rt
В базисе И-НЕ
qt 1  St  qt Rt  St  qt  Rt
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью
Схема асинхронного RS-триггера:
a – схема
б – обозначение на принципиальных
электрических схемах
в – временная диаграмма
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью. Синхронные RS-триггеры
Схема синхронного однотактного RS-триггера
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью. Т-триггер
Таблица переходов T-триггера
Входные
сигналы
Состояние qt
Режим
Xt
0
1
0
0
1
Хранение
1
1
0
Инверсия
Логическая функция, реализуемая Т-триггером:
qt 1  qt  xt  qt  xt  qt  xt
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью. Т-триггер
Схема триггера со счетным входом:
a – функциональная схема
б – условное обозначение
в – временная диаграмма
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью. JK-триггер
Таблица переходов JK-триггера
Входные
сигналы
Состояние qt
Режим
J
K
0
1
0
0
0
1
Хранение
0
1
0
0
Установка 0
1
0
1
1
Установка 1
1
1
1
0
Инверсия
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью. JK-триггер
JK-триггер:
a – функциональная схема
б – условное обозначение
б
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью. D-триггер
Таблица переходов D-триггера
Входные
сигналы
Состояние
qt
Режим
D
0
1
0
0
0
Установка 0
1
1
1
Установка 1
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью. D-триггер
D-триггер:
a – функциональная схема на основе RS-триггера
б – функциональная схема на основе JK-триггера
в – условное обозначение
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Схемы с памятью
Типовые узлы ЭВМ:
• регистры
• счетчики
• сумматоры
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Типовые узлы ЭВМ
Регистром
называется узел, предназначенный для приема,
временного хранения и выдачи машинного слова
Регистры могут также использоваться для некоторых
операций преобразования данных: для сдвига кода
числа (слова) на определенное число разрядов влево
или вправо, для преобразования последовательного
кода числа в параллельный и наоборот и т.д.
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Типовые узлы ЭВМ
a – функциональная схема n-разрядного регистра,
построенного на RS-триггерах
б – условное обозначение регистра
а
б
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Типовые узлы ЭВМ
Функциональная схема регистра с выходными
сигналами в «прямом» и «обратном» кодах.
Схема выдачи информации из регистра
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Типовые узлы ЭВМ
Счетчик —
это узел ЭВМ, позволяющий осуществлять подсчет
поступающих на его вход сигналов и фиксацию
результата в виде многоразрядного двоичного числа
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Типовые узлы ЭВМ
Таблица переходов трехразрядного счетчика
Вход
Состояния
Режим
x
000 001 010 011 100 101 110 111
0
1
000 001 010 011 100 101 110 111
001 010 011 100 101 110 111 000
Хранение
Счет
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Типовые узлы ЭВМ
Организация счетчика на Т-триггерах:
a – функциональная схема
б – временная диаграмма
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Типовые узлы ЭВМ
Сумматор —
это узел ЭВМ, в котором суммируются коды чисел
Сумматоры:
• накапливающего типа
• комбинационного типа
© МЦИТ ГУАП 2008
Вычислительные системы, сети и телекоммуникации
Элементная база ЭВМ. Типовые узлы ЭВМ
Упрощенная схема сумматора ЭВМ
© МЦИТ ГУАП 2008
Скачать