Вопросы применимости СБИС по 65 нм КМОП технологии в

реклама
Научно-исследовательский институт системных
исследований РАН
Вопросы применимости СБИС
по 65 нм КМОП технологии в
условиях воздействия факторов
космического пространства
А.О. Балбеков, М.С. Горбунов,
И.А. Данилов, П.С. Долотов,
М.М. Филимонова, А.И. Шнайдер,
В.Е. Шунков и др.
Миссия: невыполнима?



В космической отрасли есть потребность в
радиационно-стойких сбоеустойчивых СБИС
Был пересмотрен сценарий российской миссии
«Лаплас». Расчеты показали, что орбитальный и тем
более посадочный аппарат создать в требуемые сроки
не получится, прежде всего, из-за отсутствия в стране
производства устойчивых к воздействию радиации
компонентов. На сегодня вся радиационно-стойкая
элементная база - американская и покупать ее очень и
дорого, и сложно.
http://vz.ru/news/2013/1/8/614888.html
2
Особенности суб-100 нм технологий

Площадь ↓

 Нужна
защита от Trans. 
Latchup/SEL
 Выбрать вариант
корпусирования




Быстродействие ↑
До 9 металлов
Tox ↓
ΔVth ↓




Роль паразитов ↑
Токи утечки ↑
 Внутритранзисторные
 Межтранзисторные
 Токи
затвора
LETth ↓
MBU/MCU ↑
Сложность
испытаний
Диапазон
температур: от -40º С
3
Тенденции
Performance,
Power,
Complexity
4
Сравнение технологий по
сбоеустойчивости
σ,x10-8 (S, x10-8 )
~7 (0,52)
~3 (0,99)
~1,5 (0,52)
~0,2 (0,64)




6Т-ячейки: σ>S, много MCU
DNW: σ>>S, много MCU
КНИ: σ<S, мало MCU
P. Roche, G. Gasiot, S. Uznanski, et al., “A Commercial 65nm CMOS
Technology for Space Applications: Heavy Ion, Proton and Gamma Test Results
and Modeling,” RADECS 2009 Proceedings.
5
Радстойкая СБИС СОЗУ по 90 нм




На RADECS 2012 доложено о создании в
США радстойкой сбоеустойчивой СБИС
СОЗУ по 90 нм
Полностью удовлетворяет требованиям
«космических» заказчиков
Приемлемое быстродействие, высокая
плотность
Применение как конструктивных, так и
технологических методов
6
Тестовый кристалл TS5_RH65
 Первый
заказ TSMC 65 нм
из России (2011 год)
 3485 х 3485 мкм2.
 Kyocera 108 CQFP PBFB0297
 86 выводов
 Разработана библиотека!
 4 блока памяти
 Кольцевой генератор на IO
 Различные варианты схем
мажорирования
7
Портреты
8
Разработанные блоки СОЗУ и триггеров
№ п/п
Название
элемента
Краткое описание элемента
Критический заряд,
фКл
SEU
SET
Занимаемая
площадь, мкм2
1
DFF
Стандартный D-триггер DFF
42
42
38
2
CVS DFF
D-триггер на основе CVSL
50
46
118
3
DICE DFF
(1 бл. тригг. и 2
бл. СОЗУ)
D-триггер на основе ячейки
DICE
нет
57
55
6T SRAM cell
Ячейка СОЗУ из 6
транзисторов без
охранных колец
4
-
0,5
Ячейка СОЗУ из 6
транзисторов с
охранными кольцами
10
-
4
4
5
6TGR SRAM cell
4 фКл соответствуют ЛПЭ ~ 0,19 МэВ/(см-2 мг)
(в предположении, что длина сбора ~ 2 мкм)
9
DICE-ячейки
MP0
MN0
MP1
MN1
MP2
MN2
MP3
MP4
MN3
MN4
MP5
MN5
MP6
MN6
1,5
4 мкм
м
мк
4 мкм
MN7
Охранные
кольца
n+
2 мкм
MP7
n-карман
p+
p-подложка
10
6Т с охранными кольцами и без
11
Схема управления
rd_ack_A
rd_ack_B
pre_A
Элемент, имитирующий
строку дешифратора L2
R1
R2
S1
RSFF
DICE
dcl2_en_A
&
sae_A
S2
&
R2
CLK
S1
sa_ready_A
TMR
R1
RSFF
DICE
TMR
S2
pre_B
Элемент, имитирующий
строку дешифратора L2
R1
dcl2_en_B
&
R2
RSFF
S1 DICE
sae_B
&
sa_ready_B
S2
R1
R2
S1
RSFF
DICE
1
S2

Сбои в
управляющей
логике
практически
исключены
write_A
TMR
R1
R2
S1
RSFF
DICE
1
write_B
TMR
S2
R1
R2
S1
RSFF
DICE
1
S2
wr_ack_A
wr_ack_B
12
Исключение сбоев в режиме чтения
4 ячейки DICE X2 хранят 8 бит из восьми различных слов
WL[?]
DICE X2
DICE X2
DICE X2
DICE X2
Массив памяти
Копия A
Копия B
MP0
MP1
MN0
MP2
MN1
MP3
MN2
cl_A[7:0]
cl_B[7:0]
Дублированные линии
выборки столбца
bl_A
blb_A
bl_B
blb_B
Дублированные
дифференциальные
битовые линии
MN3
Предзаряд A
MP4
MP5
MP8
MN4
MP6
MP9
MN5
MP10
MN6
Буфер записи
A
Усилитель
считывания A
MP7
Усилитель
считывания B
MN7
WL
cl_A
bl_A
blb_A
cl_B
bl_B
Буфер записи
B
Предзаряд B
MP11
blb_B
clk_A
clk_B
pre_A
pre_B
sae_A
sae_B
write_A
write_B
Дублированные линии
управления
RSFF
DICE
RSFF
DICE
DFF
DICE
XOR
Q

read_error
D
Метод использован в блоках DICE и 6T с GR
13
Сечение сбоев vs. Сечение событий




Событие – попадание частицы в ЧО
От одной частицы может быть >1 сбоя
В блоке 6ТGR (S=4 мкм2): σсобытий~0,8 σсбоев
В блоке 6Т (S=0,5 мкм2): σсобытий~0,2 σсбоев
14
Сечение сбоев , см 2 бит
Результаты испытаний блоков СОЗУ
10
7
10
8
10
9
10
10
10
11
10
12
10
13
0
3 порядка!
10
20
30
40
50
60
70
2
ЛПЭ, МэВ см мг

● – CELL_TSMC, ♦ – CELL, ■ – CELL_DICE_GR, ▲ –
CELL_DICE. Результаты, полученные для разных
микросхем, отличаются цветом
15
Сбои в 0,5/0,35 мкм КНИ: только SBU
Диаметр трека <<
Длины канала



Критический заряд ~ 120-200 фКл
Чувствительные области – стоки и
затворы
Однозначное соответствие топологии и
сечения насыщения
16
MCU в 6Т с GR
Распределение событий
Образец 1

Образец 2
Двойной сбой обусловлен, прежде всего,
перемешиванием
17
Где чувствительная область?


Больше поле – больше
выделенный заряд
Раньше (~0,6 мкм): только
pn-переход стока


Большое поле – меньше пар
рекомбинирует
БольшАя часть выделенного в
районе истока заряда уходит в
землю
K. Castellani-Coulié, J.-M. Palau, G. Hubert, “Various SEU Conditions in SRAM Studied by 3-D Device Simulation”, IEEE TNS, vol. 48. no. 6, pp. 19311936, December 2001.
Теперь:
того, что избегает рекомбинации и не
стекает в землю в районе истока, достаточно
для сбоя!
18
Оценка сечения насыщения в 6T+GR
Нет
Есть сбои

сбоев
Есть сбои
Т.к. радиус трека ~100..200 нм, а Qcrit очень мал,
ЧО является вся ячейка за вычетом области
между охранными кольцами
19
MCU в 6Т ARM
Распределение событий
Образец 1


Образец 2
Max. поражённая область: 2,5 мкм Х 2,0 мкм
Радиус трека + дифф. длина: ~ 1,2 мкм
20
2 механизма charge sharing
S. Uznanski, G. Gasiot, P. Roche, C. Tavernier, and J.-L. Autran, “Single
Event Upset and Multiple Cell Upset Modeling in Commercial Bulk 65-nm
CMOS SRAMs and Flip-Flops,” IEEE TNS, vol. 57, no. 4, August 2010.


T. Nakauchi, N. Mikami, A. Oyama, H. Kobayashi, H. Usui and J. Kase, “A
Novel Technique for Mitigating Neutron-Induced Multi –Cell Upset by
Means of Back Bias,” IEEE CFP08RPS-CDR 46th Annual International
Reliability Physics Symposium, Phoenix, 2008.
Диффузия (доминирует в N-МОПТ)
Биполярный транзистор
 Доминирует
в P-МОПТ
 Если DNW/TW, то и в N-МОПТ («эффект батарейки»)
21
Топология 6Т ARM
4 бит – генерация
10 бит - диффузия
OFF
ON
1 бит – генерация
2 бит – генерация
4 бит - диффузия
4 бит – генерация
Границы ячеек
10 бит - диффузия

Число одновременно поражённых ячеек при
больших ЛПЭ определяется топологией в
большей степени, чем радиусом трека
22
65 нм STM vs. ARM (TSMC)


Разная топология (площадь ячеек ~0,5 мкм2)
Разная эффективность BJT
23
Сравнение результатов испытаний
№ Технология
SEL
Разраб.
Сечение,
х10-8 см2
S, х10-8 см2
1
90 нм КМОП 6Т
+
???
3
0,99
2
65 нм КМОП 6Т
+
???
1,5
0,52
3
65 нм КМОП 6T
-
НИИСИ
<3
4
4
65 нм КМОП
DICE
-
НИИСИ
0,003
8
5
65 нм КМОП 6T
+
ARM
3
0,5
4
65 нм КМОП
DNW
+/-
???
7
0,52
5
65 нм КНИ КМОП
-
???
0,2
0,64
24
Сравнение по площади

Площадь (сравнение по
DICE):
 0,35
мкм: ~ 135 мкм2
 0,25 мкм: ~ 80 мкм2
 65 нм: ~ 8 мкм2
 65 нм / 350 нм: ~ 17 (в
пользу 65 нм)
25
Сравнение по быстродействию
7
6
Время доступа, нс
6T
DICE 2Kx64
1Kx16
DICE
2Kx64
DICE
2Kx36
5
4
6T
2Kx64 6T
2Kx64
3
2
6T
2Kx36
1
0
0.065
0.065
0.18
0.25
Проектные нормы, мкм



0.25
Р1
0.35
0.35
0,25 мкм и 0,35 мкм – КНИ (не нужны GR)
0,18 мкм – объёмная КМОП без GR
Есть резерв для оптимизации
26
Выводы по сбоеустойчивости



Стойкость к SEL более 60 МэВ∙см2/мг при
повышенных VDD и T, что является
достаточным для космических применений
Для СОЗУ: 6Т с GR
Можно использовать те же архитектурные
решения, в частности, помехоустойчивое
кодирование, которые применяются для
технологий с проектными нормами более 180
нм
27
Выводы по радиационной стойкости





Исследуемая память сохранила
работоспособность до 1,2 Мрад (Si)
(испытания были прекращены)
Наблюдался эффект радиационноиндуцированного усиления разброса
параметров
Ток утечки вырос в 5 раз лишь в памяти без
охранных колец (межтранзисторная утечка)
В других блоках рост тока утечки составил
менее 10%
Изменения частоты кольцевого генератора
не зафиксировано
28
Направление оптимизации




Отказ от перемешивания
ячеек → сечение сбоев↓
Только одно P+ кольцо
→паразиты ↓, площадь ↓
Делить память на банки
При оптимизации нельзя
уменьшать расстояние между
соседними ЧО одной и той же
ячейки до величины менее 2
мкм!
29
Сечение сбоев , см 2 бит
Исследование триггеров - 1
10
7
10
8
10
9
10
10
10
11
10
12
10
13
0
10
20
30
40
50
60
70
2
ЛПЭ, МэВ см мг

Зависимость сечения сбоев от ЛПЭ: ● – в блоках
FF_mem_DFF, ▼ – в блоках FF_mem_CVSDFF.
Результаты, полученные для разных микросхем,
отличаются цветом
30
Сечение сбоев , см 2 бит
Исследование триггеров - 2
10
7
10
8
10
9
10
10
10
11
10
12
10
13
0
10
20
30
40
50
60
70
2
ЛПЭ, МэВ см мг

Зависимость сечения сбоев от ЛПЭ: ■ – в блоках
FF_mem_DFF_DICE, ● – в блоках
FF_mem_DFF. Результаты, полученные для
разных микросхем, отличаются цветом
31
Выводы по триггерам




Вопрос с CVS требует доп. проработки
При проектировании сбоеустойчивых
систем на базе 65 нм технологий следует
использовать триггеры на стандартных
элементах, а DICE-триггеры не дают
выигрыша ни по быстродействию, ни по
сбоеустойчивости.
Но: по триггерам накоплено мало
статистики
«Критичные» узлы: регистровые файлы,
триггеры в системе сбора статистики по
ошибкам и т.п., всё-таки должны
разрабатываться на основе DICE
32
Мажоритарные элементы (МЭ)


Мажоритарный элемент – ключевой блок TMRдизайна
Исследованы 5 МЭ:
 стандартный
(TMR_Std),
 КМОП (TMR_Comb) [1],
 Active well biasing (TMR_AWB) [2],
 с мультиплексором (TMR_Mux) [3],
 с аналоговым компаратором (TMR_Acomp).



[1] J. M. Cazeaux, D. Rossi and C. Metra, “New high speed CMOS self-checking voter,” Proc. 10th IEEE
International On-Line Testing Symp., Jul. 2004, pp. 58 - 63.
[2] M. P. Baze et al., “A digital CMOS design technique for SEU hardening,” IEEE Transactions on Nuclear
Science, vol. 47, no. 6, pp. 2603–2608, 2000.
[3] T. Ban, L. Alves de Barros Naviner, A Simple Fault-tolerant Digital Voter Circuit in TMR Nanoarchitectures,
IEEE International NEWCAS Conference, Montreal, Canada, June 2010, pp. 269 -272.
33
Система тестирования
Система пригодна для тестирования на стойкость к
воздействию тяжелых заряженных частиц функциональных
блоков, выполненных на основе комбинационной логики, и
выполняющих одну и ту же логическую функцию
34
Результаты исследования МЭ






Оценка эффективности проводилась с точки зрения
стойкости к сбоям и занимаемой блоком площади
Самый эффективный блок TMR_Comb
Рекомендуется включать в состав
специализированных библиотек
Второй по эффективности TMR_Std
Третий по эффективности TMR_Mux
TMR_AWB неэффективен в объемной технологии. Но
по ранее проводившимся исследования показывает
превосходные качества в КНИ технологии
TMR_Acomp неэффективен
35
Вывод

Показана принципиальная
возможность создания
быстродействующих радстойких
сбоеустойчивых СБИС 65 нм
Спасибо за внимание!
gorbunov@niisi.msk.ru
36
Скачать